電子設(shè)備的靈敏度越來(lái)越高，這要求設(shè)備的抗干擾能力也越來(lái)越強(qiáng)，因此PCB設(shè)計(jì)也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問(wèn)題之一。

（1） 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

（2） 可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

（3） 盡量為繼電器等提供某種形式的阻尼。

（4） 使用滿(mǎn)足系統(tǒng)要求的最（）低頻率時(shí)鐘。

（5） 時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。

（6） 用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短。

（7） I/O驅(qū)動(dòng)電路盡量靠近印刷板邊，讓其盡快離開(kāi)印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。

（8） MCD無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。

（9） 閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。

（10） 印制板盡量使用45折線而不用90折線布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。

（11） 印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。

（12） 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。

（13） 時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。

（14） 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。

（15） 對(duì)A/D類(lèi)器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。

（16） 時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。

（17） 元件引腳盡量短，去耦電容引腳盡量短。

（18） 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。

（19） 對(duì)噪聲敏感的線不要與大電流，高速開(kāi)關(guān)線平行。

（20） 石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線。

（21） 弱信號(hào)電路，低頻電路周?chē)灰纬呻娏鳝h(huán)路。

（22） 任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。

（23） 每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

（24） 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。

（25）盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。

（26）時(shí)鐘信號(hào)引線最容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近，驅(qū)動(dòng)器應(yīng)緊挨著連接器。

（27）總線驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線。對(duì)于那些離開(kāi)印制電路板的引線，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。

（28）數(shù)據(jù)總線的布線應(yīng)每?jī)筛盘?hào)線之間夾一根信號(hào)地線。最好是緊緊挨著最不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。

（29）將數(shù)字電路與模擬電路分開(kāi)。電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開(kāi)，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

（30）盡量加粗接地線，若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗。如有可能，接地線的寬度應(yīng)大于3mm。